メモリモジュールの開発

メモリチップの状態は、286の初期の頃まで使用されたままでした。これは、分解されて交換できないため、コンピューターの開発に実際的な障害をもたらしました。これを考慮して、メモリモジュールが登場しました。メモリチップを事前に設計されたプリント回路基板にはんだ付けし、コンピューターマザーボードでメモリスロットも使用します。これにより、困難なインストールとメモリの交換の問題が完全に解決されます。
80286マザーボードがリリースされる前に、メモリは世界に評価されていませんでした。当時、メモリはマザーボードに直接固定されており、64-256 kbのみの容量がありました。当時のPCで実行されている作業プログラムの場合、このタイプのメモリのパフォーマンスと容量は、当時のソフトウェアプログラムの処理ニーズを満たすのに十分でした。ただし、ソフトウェアプログラムと新世代80286ハードウェアプラットフォームの出現により、メモリパフォーマンスのためのより高い要件がプログラムとハードウェアによって提案されています。速度を向上させ、容量を拡張するためには、メモリが独立したパッケージング形式に表示され、「メモリモジュール」の概念を生み出す必要があります。
80286マザーボードが最初に導入されたとき、メモリモジュールは、容量が30pinと256kbのシングルインラインメモリモジュール（SIMM）インターフェイスを使用しました。銀行を形成するには、8つのデータビットと1つのチェックサムで構成されている必要があります。したがって、表示される30pin Simmは、通常4つのモジュールで使用されます。 1982年にPCが民間市場に参入して以来、80286プロセッサと組み合わせた30pin Simmメモリは、メモリの分野の先駆者でした。
その後、1988年から1990年にかけて、PCテクノロジーは開発の別のピーク、つまり386と486 ERAに達しました。現時点では、CPUはすでに16ビットに向かって開発されていたため、30ピンのSIMMメモリは需要を満たすことができなくなりました。その低メモリ帯域幅は、解決するための緊急のボトルネックになりました。したがって、この時点で72ピンシムメモリが表示され、32-ビット高速ページモードメモリをサポートし、メモリ帯域幅を大幅に増加させました。 72ピンSIMMメモリの単一容量は一般に512kbから2MBであり、同時に使用する必要があるのは2つだけです。 30ピンのSIMMメモリとの非互換性のため、PC業界はこの時点で30ピンのSIMMメモリを決定的に排除しました。
1991年から1995年の間に人気のあるメモリモジュールであったEDO DRAM（拡張日付RAM）メモリは、FP DRAMに非常に似ています。拡張データ出力メモリと転送メモリの2つのストレージサイクル間の時間間隔を排除し、CPUにデータを送信しながら次のページにアクセスします。したがって、その速度は通常のDRAMよりも15-30％高速です。通常、動作電圧は5V、帯域幅は32-ビットで、速度は40nsを超えています。それは主に486および初期のペンティウムコンピューターで使用されていました。
1991年から1995年にかけて、メモリテクノロジーの開発が比較的遅く、ほとんど停滞している厄介な状況を目撃しました。したがって、この時点で72ピンと168ピンのエドラムの共存が見られました。実際、EDOメモリは72ピンSIMMメモリのカテゴリにも属しますが、まったく新しいアドレス指定方法を採用しています。 EDOはコストと容量が突破口を作り、製造プロセスの急速な発展により、単一の江戸記憶の能力が4-16 MBに達しました。 Pentiumのデータバス幅と高レベルCPUのデータバス幅は64ビット以下であるため、Edo RAMとFPM RAMの両方をペアで使用する必要があります。
SDRAM時代
Intel Celeronシリーズ、AMD K6プロセッサ、および関連するマザーボードチップセットのリリース後、Edo Dramのメモリパフォーマンスはニーズを満たすことができなくなりました。新世代のCPUアーキテクチャの要件を満たすために、メモリテクノロジーを徹底的に革新する必要があります。この時点で、記憶は古典的なSDRAM時代に入り始めました。
SDRAMメモリの第1世代はPC66仕様に基づいていましたが、すぐにIntelとAMDの間の周波数紛争により、CPUの外部周波数は100MHzに増加したため、PC66メモリはすぐにPC100メモリに置き換えられました。 133MHzの外部周波数でのPIIIおよびK7 ERAの出現により、PC133仕様はSDRAMの全体的なパフォーマンスを同じ方法でさらに改善し、帯域幅は1GB/秒以上に増加しました。 CPUの64ビットデータバス幅に対応するSDRAMの64ビット帯域幅により、1つのメモリを動作させる必要があり、利便性がさらに向上します。パフォーマンスに関しては、その入力と出力信号がシステムの外部周波数と同期されるため、その速度はEDOメモリの速度を大幅に超えています。
SDRAMメモリが66MHzの初期から100MHzおよび133MHzに進化したことを否定することはできません。メモリ帯域幅のボトルネックの問題を完全には解決していませんが、CPUのオーバークロックはDIYユーザーにとって永遠のトピックになりました。したがって、多くのユーザーがブランドのPC100メモリを133MHzにオーバークロックして、CPUオーバークロックの成功を達成しました。一部のオーバークロックユーザーのニーズを促進するためには、一部のPC150およびPC166標準メモリが市場で登場していることに言及する価値があります。
SDRAM PC133メモリの帯域幅は1064MB/sに増やすことができますが、Intelの最新のPentium 4計画と組み合わせて、SDRAM PC133メモリは将来の開発ニーズを満たすことができません。現時点では、Intelは市場の支配を達成するために、Rambusと力を合わせて、PC市場でRambus Dram Memory（RDRAMメモリとして知られている）を促進しました。 SDRAMとは異なり、RISC（命令セットコンピューティングの削減）理論に基づいて、データの複雑さを軽減し、システム全体のパフォーマンスを向上させることができる新世代の高速シンプルメモリアーキテクチャを採用します。
AMDとIntelの競合では、これが周波数競争の時代であるため、CPUクロック速度は絶えず増加しています。 Intelは、AMDを上回るために、高周波Pentium IIIおよびPentium 4プロセッサを発売しました。したがって、Rambus Dramの記憶は、Intelによって将来の競争力のある殺人者と見なされています。 Rambus Dramメモリは、クロック周波数が高い各クロックサイクルのデータボリュームを簡素化するため、メモリ帯域幅は非常に優れています。たとえば、PC 1066 1066 MHz 32-ビット帯域幅は4.2gのバイト/秒に達することがあり、Rambus DramはかつてPentium 4に完全にマッチすると考えられていました。
しかし、それにもかかわらず、Rambus RDRAMの記憶は適切なタイミングで生まれたのではなく、高速DDRによって「略奪」されなければなりませんでした。当時、PC600とPC700のRambus RDRAMメモリは、Intel 820チップセットの「エラーイベント」によって隠され、PC800 Rambus RDRAMはPentium 4プラットフォームのサポートを得るには高すぎました。さまざまな問題により、Rambus RDRAMが死産しました。 Rambusは、潮を回すためにより高い頻度のPC166標準RDRAMを望んでいましたが、最終的にはDDRメモリに屈しました。
DDR時代
DDDR SDRAM（Dual Datarate SDRAM）は、Double Rate SDRAMとも呼ばれ、SDRAMのアップグレードバージョンです。 DDRは、クロック信号の上昇と下降エッジでデータを1回転送し、そのデータ転送速度を従来のSDRAMの2倍にします。落下エッジ信号が過剰に使用されているため、エネルギー消費が増加することはありません。対処および制御信号に関しては、それらは従来のSDRAMと同じであり、時計の立ち上がりエッジにのみ送信されます。
DDRメモリは、パフォーマンスとコストの間の妥協的なソリューションであり、堅実な市場スペースを迅速に確立し、徐々に頻度を進め、最終的にメモリ帯域幅の欠如を補うことを目的としています。第1世代のDDR200仕様は広く採用されておらず、第2世代のPC266 DDR SRAM（133MHzクロックx 2xデータ転送=266 MHz帯域幅）は、DDRメモリを最初のピークにしたPC133 SDRAMメモリから導出されました。さらに、多くのCeleronおよびAMD K7プロセッサがDDR266仕様メモリを使用しており、その後のDDR333メモリも遷移です。 DDR400メモリは主流のプラットフォームオプションになり、デュアルチャネルDDR400メモリが800FSBプロセッサの基本標準になりました。その後のDDR533仕様は、オーバークロックユーザーの選択になりました。
DDR2 ERA
DDR2（ダブルデータレート2）SDRAMは、JEDEC（共同電子デバイスエンジニアリング評議会）が開発した新世代のメモリテクノロジー標準です。 DDR2と前世代のDDRメモリテクノロジー標準の最大の違いは、両方ともクロック上昇/落下遅延と同時にデータ転送の基本的な方法を使用しているが、DDR2メモリは前世代のDDRメモリ（すなわち4-ビットデータを読み取る）の2倍の読み取り機能を持っていることです。つまり、DDR2メモリは、クロックあたりの外部バスの4倍の速度でデータを読み取り/書き込み、内部統制バスの4倍の速度で実行できます。
さらに、DDR2標準により、すべてのDDR2メモリはFBGAでパッケージ化されており、これは広く使用されているTSOP/TSOP-IIパッケージとは異なります。 FBGAパッケージは、より良い電気性能と熱散逸を提供することができ、安定した動作とDDR2メモリの将来の周波数開発のための強固な基盤を提供します。 DDRの開発履歴、DDR200の第1世代アプリケーションからパーソナルコンピューター、DDR266、DDR333までのデュアルチャネルDDR400テクノロジーを振り返ると、第一世代のDDRの開発もテクノロジーの限界に達し、従来の方法を介してメモリの作業速度を改善することは困難です。 Intelの最新のプロセッサテクノロジーの開発により、フロントエンドバスでのメモリ帯域幅の需要が増加しており、より安定した動作周波数を備えたDDR2メモリが傾向になります。
CPUのパフォーマンスが向上し続けるにつれて、メモリパフォーマンスの要件も徐々にアップグレードされています。高周波帯域幅の強化にのみ依存しているDDRが最終的に不足することを否定することはできません。したがって、JEDEC組織は長い間DDR2標準を醸造しており、LGA775インターフェイス915/925やDDR2メモリ用の最新の945などの新しいプラットフォームのサポートにより、DDR2メモリはメモリのフィールドを探索し始めます。
DDR2は、100MHzの伝送周波数に基づいて4 0 0MB/sあたり4 0 0MB/sの最小帯域幅を提供でき、その界面は1.8Vの電圧で動作し、熱の生成と増加周波数をさらに低減します。さらに、DDR2は、CAS、OCD、ODT、割り込み命令などの新しいパフォーマンスインジケーターを組み込んで、メモリ帯域幅の利用を改善します。 JEDECの主催者が概説したDDR2標準によると、PCなどの市場向けDDR2メモリは、400、533、667MHzなどの異なるクロック周波数を持ちます。ハイエンドDDR2メモリには、800 MHzと1000 MHzの2つの周波数があります。 DDR-IIメモリは、{200-、220-、および240ピン構成でFBGAでパッケージ化されます。初期のDDR2メモリは、0. 13-ミクロン製造プロセスを使用して生成され、メモリ粒子は1.8Vの電圧と容量密度が512MBです。
メモリテクノロジーが2005年に人気があることは間違いありません。SDRAMが代表する静的メモリは5年以内に普及しません。 QBMおよびRDRAMメモリも衰退を逆転させることができないため、DDRとDDR2の共存は避けられない事実になります。
PC -133に加えて、VCM（Virxual Channel Memory）もPC -100の後継者の重要なメンバーです。仮想チャネルメモリとも呼ばれるVCMは、ほとんどの新しいチップセットでサポートされるメモリ標準です。 VCMメモリは、主に「チャネルキャッシュ」を統合し、高速レジスタによって構成および制御されるNECによって開発された「キャッシュドラム」テクノロジーに基づいて製造されています。高速データ送信を達成しながら、VCMは従来のSDRAMとの高い互換性も維持しているため、VCMメモリは一般にVCM SDRAMと呼ばれます。 VCMとSDRAMの違いは、データがCPUによって処理されたかどうかに関係なく、処理のためにVCMに最初に引き渡すことができますが、通常のSDRAMはCPUによって処理されたデータのみを処理できることです。したがって、VCMはSDRAMよりも20％以上速くデータを処理します。 Intelの815E、Viaの694Xなどを含むVCM SDRAMをサポートできる多くのチップセットがあります。
rdram
Intelが技術の進歩によりPC -100を起動した後、PC -100メモリの800MB/sの帯域幅は需要を満たすのに十分ではなくなりましたが、-133の帯域幅の改善は有意ではありませんでした（1064MB/s）。市場を独占するという目標を達成するために、IntelはRambusと提携して、図4-3に示すように、PC市場でRambus Dram（Directrambus Dram）を促進しました。
Rambus Dramは、Rambusによって最初に提案されたメモリ仕様です。このメモリ仕様は、データの複雑さを軽減し、システム全体のパフォーマンスを向上させるために、高速でシンプルなメモリアーキテクチャを採用しています。 Rambusは400MHz 16ビットバスを使用しており、1クロックサイクル内で上昇と下降のエッジでデータを同時に送信できます。その実際の速度は400MHz×2=800 MHzであり、その理論的帯域幅は（16ビット×2×400MHz/8）1.6GB/sであり、PC -100の2倍です。さらに、Rambusは9バイトを保存することもできます。追加のビットは、将来のECC（Erroi.チェックと修正）チェックサムとして使用できる予約ビットです。 Rambusの時計は最大400MHzに到達でき、メモリコントローラーとRIMM（Rambusインラインメモリモジュール）を接続するために30個の銅線のみが使用されます。銅線の長さと量を減らすと、データ伝送の電磁干渉を減らすことができ、それによりメモリの動作周波数が急速に増加します。ただし、高周波数では、放出する熱は間違いなく増加するため、最初のランバスメモリには組み込みの冷却ファンが付属する必要があります。
DDR3 ERA
DDR2と比較して、DDR3の動作電圧は低く、1.8Vから1.5Vに低下し、パフォーマンスが向上し、電力節約が向上します。 4-ビットをアップグレードして、ddr2の前に8-ビットを読み取ります。 DDR3は2400MHzの最高速度に達する可能性があり、最速のDDR2メモリ速度が800MHz/1066MHzに増加したため、DDR3メモリモジュールの最初のバッチは800MHzからジャンプします。 Computex展では、1333MHz DDR3モジュールを紹介する複数のメモリメーカーが見られました。
DDR3は、DDR2に基づいて新しい設計を採用しています。
DDR2は4-ビットプリフェッチを使用しますが、DRAMコアの周波数はインターフェイス周波数の1/8のみであり、DDR 3-800のコア動作周波数は100MHzのみです。
2.ポイントツーポイントトポロジアーキテクチャを採用して、住所/コマンドおよび制御バスの負担を軽減します。
3. 100nm未満の生産プロセスを採用すると、作業電圧は1.8Vから1.5Vに減少し、非同期リセットとZQキャリブレーション機能が追加されます。
DDR4 ERA
DDR4メモリには2つの仕様があります。単一端型シグナル伝達信号を使用したDDR4メモリの転送速度は1。6-3 2Gbpsであることが確認されていますが、微分シグナル伝達技術に基づくDDR4メモリは6.4Gbpsの転送速度を達成できます。 1つのDRAMを介して2つのインターフェイスを実装することは不可能であるため、DDR4メモリには、従来のSE信号と微分信号に同時に2つの仕様があります。
いくつかの半導体業界の専門家によると、DDR4メモリは、単一エンドのシグナル伝達（従来のSEシグナル）と微分シグナル伝達（微分信号技術）の組み合わせになります。これらの2つの標準が異なるチップ製品を導入することが予想されるため、DDR4メモリの時代には、2つの互換性のないメモリ製品が表示されます。